目 錄 第1章 導(dǎo)論 1 1.1 半導(dǎo)體芯片技術(shù)概論 1 1.2 集成半導(dǎo)體器件技術(shù) 5 1.3 工藝技術(shù)與設(shè)計(jì)規(guī)則 8 1.3.1 簡(jiǎn)介 8 1.3.2 CMOS工藝 8 1.3.3 設(shè)計(jì)規(guī)則 10 習(xí)題 13 第2章 數(shù)字集成電路設(shè)計(jì) 14 2.1 CMOS電路設(shè)計(jì) 14 2.1.1 CMOS反相器設(shè)計(jì) 14 2.1.2 CMOS組合邏輯電路設(shè)計(jì) 15 2.2 時(shí)序電路設(shè)計(jì) 17 2.2.1 概述 17 2.2.2 靜態(tài)元件 20 2.2.3 動(dòng)態(tài)元件 24 習(xí)題 28 第3章 數(shù)字集成電路系統(tǒng)設(shè)計(jì) 29 3.1 數(shù)字芯片設(shè)計(jì)策略 29 3.1.1 引言 29 3.1.2 數(shù)字芯片設(shè)計(jì)的基本策略 30 3.1.3 數(shù)字芯片設(shè)計(jì)的流程 30 3.1.4 數(shù)字芯片設(shè)計(jì)的優(yōu)化技術(shù) 31 3.1.5 數(shù)字芯片設(shè)計(jì)的發(fā)展趨勢(shì) 32 3.2 互連線(xiàn)設(shè)計(jì) 33 3.2.1 互連線(xiàn)設(shè)計(jì)概述 33 3.2.2 互連參數(shù) 34 3.2.3 互連線(xiàn)模型 37 3.2.4 SPICE模型 45 3.2.5 小結(jié) 46 3.3 系統(tǒng)中的時(shí)序問(wèn)題 46 3.3.1 基本時(shí)序概念 46 3.3.2 時(shí)序路徑 50 3.3.3 時(shí)序約束 51 3.3.4 靜態(tài)時(shí)序分析 62 3.4 運(yùn)算功能塊設(shè)計(jì) 64 3.4.1 數(shù)據(jù)通路 64 3.4.2 運(yùn)算單元 69 3.5 存儲(chǔ)器和陣列結(jié)構(gòu) 90 3.5.1 存儲(chǔ)器簡(jiǎn)介 90 3.5.2 SRAM 92 3.5.3 行電路 101 3.5.4 列電路 105 第4章 人工智能與深度學(xué)習(xí) 110 4.1 人工智能 110 4.2 深度學(xué)習(xí) 112 4.3 卷積神經(jīng)網(wǎng)絡(luò) 113 4.3.1 卷積神經(jīng)網(wǎng)絡(luò)的算法特征 113 4.3.2 卷積神經(jīng)網(wǎng)絡(luò)的層級(jí)結(jié)構(gòu) 116 4.3.3 卷積神經(jīng)網(wǎng)絡(luò)加速運(yùn)算 117 第5章 人工智能芯片簡(jiǎn)介 124 5.1 人工智能芯片的定義 124 5.2 人工智能芯片的發(fā)展歷史 124 5.3 人工智能芯片的分類(lèi) 125 5.3.1 基于應(yīng)用領(lǐng)域的分類(lèi) 125 5.3.2 基于計(jì)算架構(gòu)的分類(lèi) 125 5.4 人工智能芯片的應(yīng)用 127 5.4.1 人工智能芯片在計(jì)算機(jī)視覺(jué)領(lǐng)域的應(yīng)用 127 5.4.2 人工