第1章 嵌入式系統(tǒng)與調(diào)試技術(shù)概述 1.1 嵌入式系統(tǒng)概述 1.2 嵌入式系統(tǒng)的開發(fā)調(diào)試技術(shù) 1.3 嵌入式多核處理器的開發(fā)調(diào)試 1.4 嵌入式系統(tǒng)調(diào)試知識庫 第2章 工程中的通用調(diào)試方法 2.1 基礎(chǔ)概念與方法 2.2 因果方法 2.3 調(diào)試思維過程 2.4 調(diào)試分解方法 2.5 調(diào)試之上——質(zhì)量問題歸零 第3章 處理器調(diào)試技術(shù)深入分析 3.1 技術(shù)工具分析 3.2 模型分析 3.3 方法學(xué)分析 3.4 因果分析 第4章 嵌入式處理器系統(tǒng)設(shè)計與常見故障問題 4.1 片外硬件電路設(shè)計 4.2 片內(nèi)部件使用與優(yōu)化 4.3 軟件實時處理框架與插樁 4.4 軟件性能調(diào)優(yōu) 4.5 嵌入式處理器系統(tǒng)故障樹 第5章 典型案例深入剖析 5.1 案例1：外部器件適配故障（SRAM） 5.2 案例2：外部器件適配故障（SDRAM） 5.3 案例3：總線接口故障 5.4 案例4：外圍電路故障 5.5 案例5：內(nèi)核指令故障 5.6 案例6：片內(nèi)數(shù)據(jù)存儲器故障 5.7 案例7：片內(nèi)程序存儲器故障 5.8 案例8：軟件算法庫故障 5.9 案例9：系統(tǒng)功能故障 5.10 案例10：貌似硬件故障的軟件缺陷 第6章 簡要案例分類歸納 6.1 溝通故障 6.2 仿真調(diào)試 6.3 電源和上下電相關(guān) 6.4 時鐘相關(guān) 6.5 復(fù)位相關(guān) 6.6 存儲器接口 6.7 低速外設(shè)接口 6.8 自舉相關(guān) 6.9 中斷相關(guān) 6.10 軟件問題 6.11 SRIO接口 6.12 PCIe接口 6.13 DDR接口 6.14 網(wǎng)絡(luò)接口 附錄1 嵌入式系統(tǒng)知識庫 附錄2 狀態(tài)機切換示例代碼