第1章 緒論 1 1.1 什么是EDA技術 1 1.2 為什么要用硬件描述語言 4 1.3 可編程邏輯器件的結構與原理 7 1.3.1 CPLD的結構和原理 8 1.3.2 FPGA的結構和原理 11 1.4 IP核 13 1.5 JTAG邊界掃描測試技術 14 1.6 習題 15 第2章 VHDL的結構與要素 17 2.1 了解VHDL的基本結構 17 2.1.1 案例分析 17 2.1.2 知識點 18 2.1.3 相關知識 21 2.1.4 練習與測評 26 2.2 學習VHDL的文字規則和數據類型 28 2.2.1 案例分析 28 2.2.2 知識點 29 2.2.3 相關知識 34 2.2.4 練習與測評 36 2.3 學習VHDL的操作符 39 2.3.1 案例分析 39 2.3.2 知識點 40 2.3.3 相關知識 45 2.3.4 練習與測評 45 第3章 VHDL典型電路設計 49 3.1 典型組合電路的設計 49 3.1.1 案例分析 49 3.1.2 知識點 51 3.1.3 相關知識 57 3.2 典型時序電路的設計 60 3.2.1 案例分析 60 3.2.2 知識點 61 3.2.3 相關知識 62 3.3 計數器的VHDL設計 65 3.3.1 案例分析 65 3.3.2 知識點 66 3.3.3 相關知識 70 3.4 基于LPM的設計 71 3.5 習題 77 第4章 VHDL設計進階 80 4.1 學習VHDL的基本語句 80 4.1.1 順序語句 80 4.1.2 并行語句 95 4.1.3 其他語句 99 4.1.4 練習與測評 102 4.2 了解VHDL的描述風格 115 4.2.1 行為描述 115 4.2.2 RTL描述 116 4.2.3 結構描述 117 4.2.4 練習與測評 118 4.3 有限狀態機的設計 119 4.3.1 案例分析 119 4.3.2 知識點 120 4.3.3 相關知識 124 4.3.4 練習與測評 126 第5章 綜合訓練 128 5.1 任務一：占空比可調分頻器的設計 128 5.1.1 案例分析 128 5.1.2 案例設計 128 5.1.3 思考題 131 5.2 任務二：可調數字電子鐘設計 131 5.2.1 案例分析 131 5.2.2 相關知識點 132 5.2.3 案例設計 133 5.2.4 思考題 140 5.3 任務三：等精度頻率計 140 5.3.1 案例分析 140 5.3.2 案例設計 142 5.3.3 思考題 143 5.4 任務四：DDS信號源的設計 143 5.4.1 案例分析 143 5.4.2 案例設計 145 5.4.3 SignalTapⅡ的使用 147 5.4.4 思考題 151 附錄A VHDL關鍵字 152 附錄B QuartusⅡ使用入門 153 B.1 QuartusⅡ軟件綜述 153 B.2 設計輸入 156 B.3 項目編譯 163 B.4 項目仿真 165 B.5 器件編程(下載) 168 B.6 其他輸入法 170 B.7 練習與測評 172 參考文獻 175