第1章　邏輯代數基礎
　1.1　概述
　　1.1.1　邏輯代數
　　1.1.2　數字電路
　　階段測試
　1.2　數制與編碼
　　1.2.1　數制的基本概念
　　1.2.2　常用數制
　　1.2.3　不同數制的標記
　　1.2.4　不同進制數之間的轉換
　　1.2.5　編碼
　　階段測試
　1.3　邏輯運算
　　1.3.1　基本邏輯運算
　　1.3.2　復合邏輯運算
　　階段測試
　1.4　邏輯代數的定律、定理、規則及常用公式
　　1.4.1　基本公式和定律
　　1.4.2　重要的定律和定理
　　1.4.3　基本規則
　　1.4.4　幾個常用的重要公式
　　階段測試
　1.5　邏輯函數的代數化簡法
　　1.5.1　化簡的標準和依據
　　1.5.2　化簡的基本方法
　　階段測試
　1.6　邏輯函數的卡諾圖化簡法
　　1.6.1　邏輯函數的標準與或表達式
　　1.6.2　用卡諾圖表示邏輯函數
　　1.6.3　用卡諾圖化簡邏輯函數
　　1.6.4　具有約束條件的邏輯函數的化簡
　　階段測試
　1.7　邏輯函數的表示方法及其相互轉換
　　1.7.1　邏輯表達式的5種形式
　　1.7.2　邏輯函數表示方法之間的相互轉換
　　階段測試
　本章小結
　本章知識結構
　綜合練習
第2章　門電路
　2.1　概述
　2.2　半導體器件的開關特性
　　2.2.1　半導體二極管的開關特性
　　2.2.2　雙極型三極管的開關特性
　　2.2.3　mos管的開關特性
　　階段測試
　2.3　ttl門電路
　　2.3.1　ttl與非門
　　2.3.2　其他類型的ttl門
　　階段測試
　2.4　cmos門電路
　　2.4.1　cmos非門
　　2.4.2　常用cmos門電路
　　2.4.3　cmos傳輸門
　　2.4.4　cmos門電路與ttl門電路的比較
　　階段測試
　2.5　集成門電路的使用和應用
　　2.5.1　集成門電路的使用
　　2.5.2　cmos門電路與ttl門電路的接口
　　2.5.3　門電路的應用舉例
　　階段測試
　知識拓展
　本章小結
　本章知識結構
　綜合練習
第3章　組合邏輯電路
　3.1　組合邏輯電路的特點和功能描述
　3.2　組合邏輯電路的分析與設計方法
　　3.2.1　組合邏輯電路的分析方法
　　3.2.2　組合邏輯電路的設計方法
　　階段測試
　3.3　常用集成組合邏輯電路
　　3.3.1　加法器
　　3.3.2　編碼器
　　3.3.3　譯碼器
　　3.3.4　數據選擇器
　　3.3.5　數值比較器
　　階段測試
　3.4　msi組合邏輯電路的應用
　　3.4.1　用集成二進制譯碼器設計組合邏輯電路
　　3.4.2　用數據選擇器設計組合邏輯電路
　　3.4.3　用其他集成組合器件設計組合邏輯電路
　　3.4.4　基于msi的組合邏輯電路的分析
　　階段測試
　3.5　組合邏輯電路的競爭與冒險
　　3.5.1　競爭冒險的概念及其產生的原因
　　3.5.2　競爭冒險的判斷方法
　　3.5.3　消除競爭冒險的方法
　　階段測試
　本章小結
　本章知識結構
　綜合練習
第4章　觸發器
第5章　時序邏輯電路
第6章　脈沖產生與整形電路
第7章　半導體存儲器
第8章　數/模與模/數轉換器
第9章　數字電路的綜合應用
附錄a　常用數字集成電路型號索引
附錄b　部分階段測試與綜合練習答案
參考文獻