第1章好好準(zhǔn)備你的fpga設(shè)計(jì)1
	
	1.1fpga設(shè)計(jì)要求“軟硬兼施”嗎1
	1.2如何選擇一個(gè)合適的fpga3
	1.3教你如何從頂層規(guī)劃你的設(shè)計(jì)7
	1.4進(jìn)行早期功耗估算避免fpga動(dòng)力不足9
	1.4.1早期功耗估算9
	1.4.2精確功耗估算13
	1.5規(guī)劃并選擇片內(nèi)調(diào)試工具16
	1.6小結(jié)17
	
	第2章快速建立你的**個(gè)fpga工程18
	
	2.1fpga設(shè)計(jì)基本流程18
	2.2手把手教你用quartusii建立fpga工程20
	2.3教你如何利用腳本創(chuàng)建工程24
	2.3.1quartus ii各個(gè)設(shè)計(jì)流程對(duì)應(yīng)的腳本命令24
	2.3.2quartus ii tcl包（package）25
	2.3.3執(zhí)行與quartusii有關(guān)腳本的入口26
	2.3.4利用腳本創(chuàng)建工程27
	2.4利用腳本約束你的工程28
	2.5利用腳本自動(dòng)化完成fpga設(shè)計(jì)29
	2.6實(shí)例分析31
	2.7小結(jié)37
	
	第3章采用altera的建議進(jìn)行fpga設(shè)計(jì)38
	
	3.1利用quartusii模板開始邏輯設(shè)計(jì)38
	3.2同步fpga設(shè)計(jì)方法及指導(dǎo)39
	3.2.1同步設(shè)計(jì)的基本原則39
	3.2.2異步設(shè)計(jì)的危害40
	3.3使用altera的宏函數(shù)41
	3.4在fpga中實(shí)現(xiàn)除法功能41
	3.4.1二進(jìn)制快速除法41
	3.4.2使用altera除法函數(shù)43
	3.5altera推薦的代碼風(fēng)格45
	3.6在代碼中使用寄存器而不是鎖存器53
	3.6.1鎖存器電路結(jié)構(gòu)53
	3.6.2邏輯設(shè)計(jì)中哪些情況會(huì)產(chǎn)生鎖存器54
	3.6.3鎖存器分析實(shí)例56
	3.7使用altera“原語(yǔ)”模塊59
	3.7.1如何讓設(shè)計(jì)中的lcell不被軟件優(yōu)化60
	3.7.2進(jìn)位鏈以及如何應(yīng)用在自己的設(shè)計(jì)中62
	3.8小結(jié)65
	
	第4章使用modelsim進(jìn)行仿真66
	
	4.1modelsim仿真工具介紹66
	4.2使用modelsim軟件進(jìn)行仿真68
	4.2.1仿真基礎(chǔ)——利用gui完成仿真68
	4.2.2通過創(chuàng)建仿真工程來設(shè)計(jì)仿真72
	4.3為modelsim獨(dú)立版本提取altera仿真庫(kù)75
	4.3.1提取altera仿真庫(kù)的步驟75
	4.3.2仿真altera器件到底需要提取哪些庫(kù)77
	4.4教你如何用腳本完成modelsim的自動(dòng)化仿真流程81
	4.5modelsim使用問題實(shí)例82
	4.6教你如何寫testbench86
	4.7實(shí)例練習(xí)88
	4.7.1練習(xí)前準(zhǔn)備88
	4.7.2gui方式仿真實(shí)例91
	4.7.2自動(dòng)化創(chuàng)建工程仿真實(shí)例92
	4.8小結(jié)93
	 
	第5章教你如何用tiemequest來分析你的設(shè)計(jì)94
	
	5.110分鐘學(xué)會(huì)使用timequest94
	5.1.1時(shí)序分析的基本概念94
	5.1.2教你使用timequest95
	5.2時(shí)序分析的基礎(chǔ)98
	5.3了解什么是時(shí)序約束104
	5.3.1時(shí)鐘約束104
	5.3.2i/o約束105
	5.4約束例外111
	5.4.1多周期路徑約束111
	5.4.2假路徑約束114
	5.5timequest使用實(shí)例116
	5.6小結(jié)124
	
	第6章對(duì)你的fpga設(shè)計(jì)進(jìn)行優(yōu)化125
	
	6.1增量編譯使設(shè)計(jì)加速125
	6.1.1什么是增量編譯125
	6.1.2認(rèn)識(shí)什么是邏輯鎖128
	6.1.3開始使用增量編譯132
	6.2選擇使用合適的設(shè)置和約束來優(yōu)化設(shè)計(jì)144
	6.2.1優(yōu)化之前145
	6.2.2時(shí)序優(yōu)化146
	6.2.3面積優(yōu)化151
	6.3小結(jié)152
	 
	第7章對(duì)你的fpga設(shè)計(jì)進(jìn)行調(diào)試和測(cè)試153
	
	7.1signaltap ii153
	7.1.1教你快速認(rèn)識(shí)signaltapii 調(diào)試模塊153
	7.1.2教你快速創(chuàng)建**個(gè)signaltapii 調(diào)試模塊并調(diào)試154
	7.1.3教你使用signaltapii高級(jí)功能——storagequalification161
	7.1.4教你使用signaltapii高級(jí)功能——poweruptrigger165
	7.2fpga測(cè)試?yán)鱲irtualjtag168
	7.2.1你所要了解的jtag168
	7.2.2告訴你什么是virtualjtag172
	7.2.3教你如何在設(shè)計(jì)中使用virtualjtag interface （vji）175
	7.2.4教你用腳本創(chuàng)建自己的gui虛擬jtag測(cè)試平臺(tái)180
	7.2.5單個(gè)jtag連接多條電纜、多fpga在虛擬jtag中的應(yīng)用185
	7.3工程更改管理（eco）187
	7.3.1eco及其基本操作流程187
	7.3.2eco那些事兒之屬性編輯器189
	7.3.3eco那些事兒之le與alm194
	7.3.4eco那些事兒之a(chǎn)lm的dataf端口200
	7.4對(duì)你的fpga進(jìn)行正確配置204
	7.5小結(jié)216
	 
	第8章設(shè)計(jì)實(shí)例應(yīng)用分析217
	
	8.1如何設(shè)計(jì)應(yīng)用altera的fifo217
	8.1.1教你如何設(shè)計(jì)自己的同步fifo218
	8.1.2教你如何使用altera的同步fifo222
	8.1.3教你如何使用altera的異步fifo227
	8.2教你如何向他人轉(zhuǎn)移設(shè)計(jì)時(shí)保護(hù)自己的知識(shí)產(chǎn)權(quán)228
	8.2.1fpga安全性設(shè)計(jì)——altera方案229
	8.2.2如何加密轉(zhuǎn)移自己的設(shè)計(jì)233
	8.3fpga外掛接口之sdram235
	8.3.1sdram芯片235
	8.3.2sdram控制器邏輯設(shè)計(jì)239
	8.4高速串行接口設(shè)計(jì)沒有看上去那么難259
	8.4.1gxb模塊介紹259
	8.4.2gxb應(yīng)用實(shí)例265
	8.5教你如何在fpga中設(shè)計(jì)tdc272
	8.5.1告訴你到底什么是tdc273
	8.5.2基于fpga的tdc那些事兒之3大難題277
	8.5.3基于fpga的tdc那些事兒之設(shè)計(jì)資源lab280
	8.5.4基于fpga的tdc那些事兒之粗細(xì)時(shí)間285
	8.5.5基于fpga的tdc那些事兒之自動(dòng)校準(zhǔn)及測(cè)量精度292
	8.6利用fpgatdc測(cè)量pll核抖動(dòng)實(shí)例295
	8.7小結(jié)300
	 
	第9章altera fpga高級(jí)設(shè)計(jì)技巧301
	 
	9.1器件結(jié)構(gòu)對(duì)代碼風(fēng)格的影響301
	9.2基本邏輯結(jié)構(gòu)分析302
	9.3可采用的設(shè)計(jì)技巧309
	9.4專有資源利用以及優(yōu)化關(guān)鍵路徑318
	9.5使用quartusii的物理綜合對(duì)設(shè)計(jì)進(jìn)行優(yōu)化319
	9.5.1針對(duì)性能的物理綜合優(yōu)化選項(xiàng)323
	9.5.2布線的物理綜合優(yōu)化325
	9.6了解什么是寄存器打包325
	9.7探索設(shè)計(jì)的高級(jí)手段——dse332
	9.8小結(jié)336
	參考文獻(xiàn)337